本文目录一览：
如何用VHDL语言描述时钟信号Clk的上升?
上升沿：process(i)beginif(i'event and i = '1') thenDO SOMETHING；end if；end process;下降沿：i = '0'
vhdl程序和c语言程序结构上的区别?
VHDL是硬件描述语言，用来做硬件设计的；C语言是软件编程语言，用来编写软件程序的。一个是用来设计硬件系统的，一个是用来设计软件系统的，用途完全不同，不可同日而语。
关于VHDL语言中使用EVENT属性的问题，高手请进?
EVENT是表示当一个事件发生了，但是VHDL里面要求必须说明到底发生了什么事，VHDL才能根据发生的事情 来做判断！你只给出了一个EVENT VHDL不知道是发生什么事情，所以它不能判断！！！ 换句通俗的话说，VHDL不支持无知的发生事件！ 时钟变化有包括上升和下降，还有没变，if clk'event and clk='1' 表示上升 同样的 clk'event and clk='0'表示下降 再加个else 就表示没变化了
vhdl语句分为哪几种?
vhdl语句分为顺序语句和并行语句。 VHDL结构体中用于描述逻辑功能和电路结构的语句可以分为顺序语句和并行语句两种类型。 顺序语句的执行方式类似于普通软件语言的执行方式，是按照语句的前后排列方式逐条顺序执行的； 在结构体中的并行语句，无论有多少行语句，都是同时执行的，与语句的前后次序无关。